このなかでスー氏は、同社が開発してきた「第3世代Ryzenデスクトッププロセッサ」を発表し、7月から提供開始することを明らかにした。第3世代Ryzenでは「Zen2」と呼ばれる第2世代のZenアーキテクチャが採用され、CPU部分は7nmプロセスルールで製造される。

5月28日～6月1日まで台湾・台北市で開催されるCOMPUTEX TAIPEI 2019の開幕前日(27日)に開催された「2019 COMPUTEX International Press Conference & CEO Keynote.」に、 米AMD CEOのリサ・スー氏が登壇し、同社の最新製品の説明を行なった。

IPCが15%向上した「Zen2」アーキテクチャを採用した第3世代Ryzen

今回AMDが発表したのは「第3世代Ryzenデスクトッププロセッサ」(以下、第3世代Ryzen)で、デスクトップPC向けのCPUとなる。

スー氏は、第3世代Ryzenの特徴について「Zen2に対応したCPUコアで、7nmプロセスルールで製造され、AM4と互換性があり、PCI Express Gen4に対応している。キャッシュサイズは従来世代に比べて2倍となり、浮動小数点演算時の性能が2倍になっている。また、IPC(1クロックサイクルあたりに実行可能な命令数)が15%向上している」と説明。第1世代や第2世代Ryzenに比べて、同じ消費電力やクロック周波数であっても性能が向上しているとした。

第3世代Ryzenの特徴は、AMDがチップレット技術と呼んでいる2Dのダイスタッキング技術をさらに進化させていることにある。

チップレット技術は、ダイをパッケージ上で複数結合する技術で、現行製品では「Ryzen Threadripper」やサーバー向けの「EPYC」で採用されている。たとえば、Ryzen Threadripperでは8コアのCPUダイ2つをパッケージ上で結合して、16コアのCPUとして提供している。

第3世代Ryzenでは、CPUとI/O部分が分離して製造される。具体的には、CPUは8コアのCPUとして製造され、そこにメモリコントローラやPCI ExpressコントローラなどのI/Oコンプレックスが別チップとしてパッケージ上に混合搭載されている。

第3世代Ryzenでは、CPUは7nmプロセスルール、I/Oチップは14nmプロセスルールで製造される。このため、パッケージ上で見ると、小さいチップがCPUで、大きいチップがI/Oとなる。

このI/Oチップには、PCI Express Gen 4に対応したPCI Expressコントローラが搭載されている。第3世代Ryzenと一緒に発表された新マザーボードチップセット「X570」と組み合わせた場合、Gen4のPCI Express 40レーンを利用できる。

今回のスー氏の講演では、競合企業のCore i9-9900KとGeForce RTX 2080 Tiとの組み合わせでは、PCI Express Gen 3しか利用できないため、CPUとGPU間の帯域幅は実効速度で13～14GB/s程度になっていたが、Gen4に対応した第3世代RyzenとNAVIの組み合わせでは24GB/sに達している様子などが公開された。