過去最大の記憶容量と過去最高の記憶密度を達成 開発した4Gbitシリコンダイの外形寸法は10.26×10.48mm。ほぼ1cm角である。記憶容量はSTT-MRAMでは過去最大だ。そして記憶容量当たりのシリコン面積は、過去に公表されたSTT-MRAMの値に比べてはるかに小さい。Mbit当たりで0.026平方mmしかない。 メモリセル寸法は90nm角である。設計寸法(フィーチャーサイズ:F)の2乗(F2)に換算すると、9F2となるという。これも過去のSTT-MRAMに比べ、はるかに小さい。1個のメモリセルは、1個のセル選択トランジスタと1個の磁気トンネル接合(MTJ)素子で構成した。MTJ素子の磁気記録方式は垂直記録方式である。垂直磁気記録方式のMTJ素子は、製造はかなり難しいものの、微細化には適しているとされる。 設計寸法(フィーチャーサイズ)は公表していないが、メモリセルに関する寸法の情報から、30nmだと推定した。製造技術は4層金属配線のCMOS技術である。 メモリチップとしての仕様は、低消費電力DRAM(モバイルDRAM)との互換性を意識したものとなっている。入出力バスは16bitあるいは32bitである。入出力インターフェイスは、LPDDR2インターフェイスとの互換性を有する。 ただし行アドレス(ロウアドレス)と列アドレス(カラムアドレス)、動作タイミングは、LPDDR2の4Gbit DRAMとは若干の違いがある。まず、行アドレスが多く、列アドレスが少ない。これはSTT-MRAMのページサイズが2Kbit(256B)と小さいためである。そして実際の動作では、増えた行アドレスを2回に分けて入力する必要がある。この結果、動作のタイミングチャートはDRAMと少し異なるものになっている。

ECC機能の搭載でフルビット動作のシリコンダイを取得 メモリアーキテクチャにもいくつかの違いがある。すでに説明したように、ページサイズが小さい。さらに、1bitのデータ誤りを訂正するECC(誤り検出訂正)機能を載せている。誤り訂正符号は「(72, 64)ハミング符号」である。ハミング符号は、半導体メモリが載せる誤り訂正符号としては、ごく普通のものだ。講演では、ECC機能をオンにすることにより、全てのビットが動作するシリコンダイ(良品のシリコンダイ)が得られたと述べていた。ECCありとは言え、垂直磁気記録方式のSTT-MRAMという製造が難しいメモリで4Gbitの全ビットが動作するシリコンダイが得られているというのは、相当に凄いことだ。 なお製造に伴うビット不良はテスティングによって検出し、冗長ビットと置き換え済みである。冗長ビットの大きさ(記憶容量)は公表していない。