米Cadence Design Systemsと米Micronは15日、2019年後半より次世代DRAM「DDR5 DRAM」の生産が開始されることを明らかにした。

これはTSMC開催の「OIPエコシステムフォーラム」で、CadenceのMarc Greenberg氏、MicronのRyan Baxter氏らによって発表された内容で、Ryan氏は、16Gb DDR5の製造装置が2019年後半に登場する予定で、18nm以下のプロセスルールで製造されることを明かした。

Marc氏は、Cadenceでは7nmと7nm+でのDDR5 DRAMのIP設計を開始しており、将来的にはより高度な技術に移行するとしているほか、現状はすべてサーバーとクライアント(PC含む)向けに終始しており、コンシューマとインダストリアル向け(スマートフォンなど)での普及はそれらの後になるという。

上記の画像によれば、2019年に最初のDDR5/LPDDR5の市場が生まれるとされており、Cadenceでは2022年には誰もが利用できるようになるだろうとの予測を示している。

DDR5 DRAM規格は、現時点でJEDECによる策定は完了していないが、Cadenceでは、現行のDDR4メモリよりも高速なデータレートのほか、コマンドバス効率の向上、改善されたリフレッシュスキーム、16Gbを超えたモノリシック密度の拡張、モジュールあたり2つの独立した40bitチャネルといったフィーチャを備えるとしている。

同じ動作クロックの「DDR4-3200」と「DDR5-3200」を比較しても1.36倍の帯域幅であり、DDR4-3200とDDR5-4800を比較すれば、1.87倍の帯域幅を実現するという。

5月にCadenceはDDR5インターフェイスIPを試作し、Micronの試作DDR5 DRAMと組み合わせ、4,400MT/sの転送速度を達成している(Cadence、DDR5インターフェイスIPをシリコン上で初試作)。