ムーアの法則は、これまで数十年間にわたって集積回路のイノベーションの進歩を支配してきたが、2021年には通用しなくなるかもしれない。最近米国半導体工業会（SIA）が発表したレポート「国際半導体技術ロードマップ」（ITRS）によれば、この年には、マイクロプロセッサで使用されるトランジスタをこれ以上微細化することは現実的ではなくなるという。

ムーアの法則とは、集積回路に使用されるトランジスタの数に関する経験則だ。この法則の名前は、1965年に初めてこの予想を発表し、1975年に修正したIntelの共同設立者Gordon Moore氏にちなんでいる。

シリコンチップにより多くのトランジスタを詰め込むためには、トランジスタそのものが微細化される必要がある。しかし451 ResearchのチーフアナリストEric Hanselman氏は、ITRSの中で、2021年になるとトランジスタはそれ以上微細化できなくなり、「シリコンウエハ上に、より微細なジオメトリを作り出すために使ってきたトリックは種切れになる」と述べている。

「ITRSのレポートが明らかにしたのは、これ以上は、手品のようにシリコンの帽子から兎を出してムーアの法則を維持することはできないということだ」とHanselman氏は述べている。

しかし、これでチップメーカーがトランジスタの分野でのイノベーションを諦めるわけではない。レポートによれば、チップメーカーは新しいトランジスタの設計や、垂直的なジオメトリ、三次元構造の実験を始めるという。

Hanselman氏は、三次元構造への取り組みについて、メモリデバイスでも1980年代に同じことが起こったと述べている。メーカーはウエハー上のジオメトリとプロセススペースが不足したため、三次元構造を作り始めた。今度は、トランジスタの構造についても同じ変化を経験することになる。

これらの新しい構造を実現するには、多層化やその他のプロセスの組み合わせが必要となるが、現在でも、一部のもっとも集積度の高いチップではすでにそれらの手法が用いられている。半導体メモリではプロセッサよりも三次元構造の利用が進んでおり、IntelとMicronの「3D XPoint」などに例が見られる。Hanselman氏は、これらの製品はマイクロプロセッサよりもジオメトリが大きいが、このプロセスはさらに洗練させることができるという。

しかし、三次元構造と垂直的ジオメトリの導入は、新しい問題を生む。Hanselman氏によれば、これはシリコンウエハに対するプロセスが増えることを意味しており、製造手順も増え、製造にかかる費用にも影響を与える。