TLC(Triple Level Cell)とはNANDフラッシュメモリに特有の用語で、1個のメモリセルに3bitのデータを記憶する方式を意味する。NANDフラッシュメモリにはほかに、1個のメモリセルに1bitを記憶するSLC(Single Level Cell)方式と、1個のメモリセルに2bitを記憶するMLC(Multi-Level Cell)方式がある。当然ながら、最も高密度なのはTLC方式である。 TLC方式のNANDフラッシュメモリは高密度であることから、記憶容量当たりの製造コストが低い。ただしその代わり、原理的にはデータ書き込みに時間がかかり、データ書き換えを実行可能な回数があまり多くない(データ書き換え寿命が短い)。それでも製造コスト、すなわち価格の低さという特長から、SSD(Solid State Drive)やUSBメモリ、フラッシュメモリカードに普及している。

電源電圧の範囲内であれば、性能は維持されるという仮定 NANDフラッシュメモリの標準的な電源電圧は3.3Vである。厳密には、2.7V～3.6Vの電源電圧を与えた時に、仕様書(データシート)通りの動作を保証する。 それでは、実際に何Vの電源電圧を採用するか。消費電力が低くて済みそうなのは、低めの電源電圧である。だとすると、2.7Vになる。仕様書の範囲内だから、問題はまったくないはずだ。 だが、本当に問題はないのだろうか。イタリアのUniversit`a degli Studi di FerraraとMicrosemiの共同研究チームは、実際に調べてみた。調査対象は、最先端のmid-1Xnm技術(プレーナ技術)で製造されたTLC方式のNANDフラッシュメモリである。電源電圧が2.7Vの時と3.0Vの時で、書き換えサイクル寿命が実力でどのくらい違うかを検証した。その結果を、IRPS 2016(国際信頼性物理シンポジウム)で発表した(講演番号2B.3)。 その結果、電源電圧を下限付近である2.7Vにまで低下させると、電源電圧は仕様範囲内であるものの、書き換えの繰り返しによる不良が著しく増加する(書き換えサイクル寿命が著しく短くなる)場合があることが分かった。

書き換えサイクルの増加とともに読み出し不良が増加 実験では、一定数の書き換えサイクル(消去と書き込みの繰り返し)の後に、データの読み出しを実施し、ビット不良(最下位ビットが反転する不良)をカウントした。読み出しのページサイズは16KBである。 講演では、電源電圧が2.7Vの時にビット不良の数(横軸)と累積確率(縦軸)の関係を書き換えサイクルごとに示していた。書き換えサイクルが増加するにつれて、読み出しビット不良の数も増加しており、両者の間には明確な相関関係がみられた。累積確率が50%となる不良の数で比較すると、書き換えサイクルが1,000サイクルの時は50強、1,500サイクルの時は約100、2,000サイクルの時は約200、2,500サイクルの時は約300、3,000サイクルの時は400～500のビット不良が発生した。 それでは、書き換えサイクル不良の発生確率は電源電圧によってどのように違ってくるのだろうか。電源電圧が3.0Vと2.7Vで、書き換えサイクルと読み出し不良の関係を測定した。書き換えサイクルは最大3,000サイクルで、500サイクルごとに読み出し不良の数をカウントした。 その結果、電源電圧が2.7Vと低い時に不良の数は、電源電圧が3.0Vの時に比べると必ずしも多いとは限らず、多い時もあれば、少ない時もあることが分かった。粗く言ってしまうと、2.7Vの時には書き換えサイクルの増加とともに不良発生数のばらつきが著しく増大する。例えば書き換えサイクルが2,000サイクルの時点で比較すると、電源電圧2.7Vにおける不良発生数のばらつきは、最大で電源電圧3.0Vの5.2倍に達した。