NANDフラッシュ業界が過去に抱えていた閉塞感 NANDフラッシュメモリは微細化を急速に押し進めることで、ビット単価を急激に下げてきた。2001年ころは、DRAM(半導体メモリでは最も微細な加工技術を採用している製品)よりも緩やかな微細加工技術をNANDフラッシュは使用していた。それが、2007年頃にはDRAMとほぼ同じ水準の微細加工技術を採用するようになった。そして2011年頃にはDRAMよりも微細な加工技術を、NANDフラッシュメモリは導入するようになっていた。言い換えると、半導体メモリではNANDフラッシュが最先端の微細加工技術を使用するようになっていた。 ここで微細化を妨げる大きな問題が浮上した。隣り合うメモリセルの間で電気的な干渉が発生し、時間が経過するとメモリセルの電荷量が変化していくという問題である。この問題は、微細化とともに悪化する。なぜならば、微細化により、隣接するメモリセル間の距離が短くなるからだ。隣接セル間の距離が短くなると電気的な干渉は強まり、メモリセルが格納した電荷(データ)の変化が早まる。 さらに、微細化を牽引してきたリソグラフィ(露光)技術が、行き詰まりを見せ始めた。最先端の露光技術は、ArFレーザーを光源とする液浸露光技術(ArF液浸露光)である。微細化を強力に進めた結果、NANDフラッシュメモリではArF液浸露光では解像できないくらいに微細なパターンを加工する必要が出てきた。そこで登場したのが、マルチパターニング技術である。マルチパターニングでは、1つの回路パターンをいくつかのブロックに分割し、露光を繰り返すことによって1回の露光では解像できなかった微細なパターンの解像を可能にする。 マルチパターニング技術の導入によって解像度は劇的に向上する。原理的には、露光の回数を増やすごとに解像度が高まるからだ。2回露光(ダブルパターニング)では解像度は2倍に、4回露光(クオドパターニング)では解像度は4倍になる。そこでNANDフラッシュメモリでは、マルチパターニングを採用することで微細化をさらに進化させた。1Xnm世代のNANDフラッシュではダブルパターニングはもちろんのこと、一部の層ではクオドパターニングを採用するようになっている。 ただしマルチパターニングには、生産性(スループット)が大きく低下するという弱点がある。スループットの低下は、製造コストの上昇を意味する。闇雲にマルチパターニングを導入することは難しい。

暗いトンネルに入り込んだ2010年のNANDフラッシュ 隣接メモリセル間の干渉問題と露光技術のコスト上昇問題。この2つが、NANDフラッシュメモリの高密度化と大容量化を阻む、大きな壁となっていた。例えば最先端半導体チップの国際学会であるISSCCの発表を見ていくと、シリコンダイ当たりの最大容量は128Gbitである。そしてこの数字は2012年～2015年の間、変わっていない。 最大容量が3年に渡って変化しないなどということは、それまでにはなかったことだ。2012年以前には、毎年のように最大容量を塗り替えてきたのだ。例えば記憶容量が16GbitのNANDフラッシュメモリがISSCCで初めて発表されたのは、2008年のことである。次の世代である32GbitのNANDフラッシュがISSCCで初めて発表されたのは翌年(2009年)である。さらに次の世代、64GbitのNANDフラッシュがISSCCで初めて発表されたのは、2011年だ。3年で最大容量は4倍に急増している。このような容量拡大が、NANDフラッシュメモリ業界の繁栄、つまり、市場の高い成長を支えていた。

暗いトンネルの出口が見え始めた2014年 高密度化と大容量化が止まることは、NANDフラッシュメモリの活気に溢れた高成長が、近い将来に終わることを意味する。それではまずい。だが、止まるかもしれない。 NANDフラッシュメモリの高密度化と大容量化が「止まる日」に備えた動きが、次世代大容量不揮発性メモリの研究開発である。磁気メモリや相変化メモリ、抵抗変化メモリといった候補技術に注目が集まったのは、NANDフラッシュメモリの将来に陰りがさしていたことの反映でもあった。 暗いトンネルの出口が見え始めたのは、3D NAND技術の実用化からだ。2013年の夏に、NANDフラッシュメモリ最大手のSamsung Electronicsが業界最大のイベント「Flash Memory Summit(FMS)」で、3D NAND技術による大容量NANDフラッシュの製品化を発表した。続く2014年2月の国際会議ISSCCで同社は、製品化した3D NANDフラッシュの技術概要を明らかにした。ISSCCで技術概要が発表されたことにより、Samsungが開発したチップの技術的な裏付けがなされた。NANDフラッシュ大手はすべて、3D NAND技術の商用化に向かって突き進んだ。

3D NAND技術がついにプレーナ技術を超えた2015年8月 そして今年(2015年)8月の「Flash Memory Summit(FMS)」ではトップベンダーのSamsungと2番手ベンダーのSanDisk-東芝連合がともに、シングルダイで256Gbitの3D NANDフラッシュを量産する計画を発表した。シングルダイで256Gbitというのはプレーナ技術では達成できなかった大きな記憶容量である。3D NAND技術はこのとき初めて、プレーナ技術を高密度化と大容量化で超えることができた。 最大手の2社(厳密は1社と1連合)が量産を発表したことで、3D NAND技術の実用性が証明された。そしてNANDフラッシュメモリ高密度化と大容量化が将来も続くことが、約束されたのである。これで大容量半導体メモリの将来は、NANDフラッシュメモリに大きく傾いた。 シングルダイで256Gbitは、32GBを意味する。32枚のシリコンダイを搭載したメモリモジュールは、1TBの記憶容量を備えることになる。NANDフラッシュメモリ製品では、既に2枚あるいは4枚のシリコンダイを1個のパッケージに収納することがごく普通になっている。1個のモジュールには、2枚のシリコンダイを1個のパッケージに収納した512Gbit品を16個搭載する。これで1,024Gbit×8、すなわち1TBとなる。 256GbitのシリコンダイはSamsungとSanDisk-東芝連合のいずれも、48層のメモリセルで実現している。現在の3D NAND技術(製造技術としては第2世代の3D NAND技術)だと、64層までは実用化が見えている。記憶容量は1.5倍に、単純計算では384Gbit(48GB)になる。シングルダイで384Gbit(48GB)までは既に射程距離に収めた、と言える。