カーボンナノチューブ(Carbon Nanotube)を記憶材料とする、次世代の不揮発性メモリ(「ナノチューブメモリ」あるいは「NRAM (Nanotube RAM)」)が、サーバーやPCなどの主記憶に使われるDRAMの置き換えを目指し始めた。 ナノチューブメモリ技術の開発ベンチャーである米Nanteroが、今年(2018年)に入って複数のイベントで立て続けに、DRAMの置き換えを目指した「NRAM(エヌラム)」の開発構想をアナウンスし始めたのだ。 Nanteroは2年ほど前の2016年8月31日に、富士通グループと共同で次世代不揮発性メモリ「NRAM」を開発すると発表し、にわかに注目を集めた企業である(詳しくは、本コラムの参考記事1と参考記事2を参照されたい)。この時点でNanteroは、4Mbitと小容量のNRAMテストチップや、メモリセルの長期信頼性評価結果などを国際学会で発表していた。 学会発表におけるNRAMメモリセルの性能は、書き込み電圧のパルス幅が20ns、読み出し電圧のパルス幅が30ns～50nsとかなり短い。相変化メモリ(PCM)や磁気抵抗メモリ(MRAM)などの次世代不揮発性メモリと同等以上であり、市販のDRAMに匹敵する性能を示していた。 書き換えサイクル寿命は、1兆回(10の12乗回)の書き換えでも劣化が見られないという、非常に優れたものである。さらにデータ保存期間は300℃の高温下でも10年以上という、フラッシュメモリを含めた、データ書き換え可能なあらゆる不揮発性メモリの中で、おそらくもっとも長期かつ高温での保存に耐えるデータが示されていた。 2年ほど前の時点でNanteroは、NRAMの応用分野に単体メモリ(スタンドアロンメモリ)やロジックに埋め込むメモリ(エンベデッドメモリ)などを挙げていたものの、具体的な開発ロードマップは示さず、抽象的な表現にとどめていた。 これはNanteroが、自社で製品を開発するビジネスモデルではなく、資金力のある半導体メーカーにNRAM技術をライセンスするビジネスモデルを採用していたことによるものと思われる。実際に製品を開発して販売するのはNanteroではない。ライセンス先のパートナー企業である。パートナー企業を数多く集めるためには用途を限定せず、「広い範囲の用途に使えそうだ」という技術的な潜在力を見せることが望ましい。 そのようなビジネスモデルの中から、最初にNRAM製品の開発に取り組んでいるのが、富士通グループということになる。実際にNanteroは、富士通グループとの共同開発品がNRAMの最初の製品になると公式に表明している。 なお富士通グループは、今年(2018年)4月にYouTubeで、最初の製品であるNRAM内蔵システムLSIの量産を来年(2019年)に始める予定であること、その次には汎用の単体(スタンドアロン)NRAMを開発することを公式にアナウンス(製品と量産開始時期は2分45秒付近から言及している)した。

28nm技術による4GbitのNRAMが出発点 話題を始めに戻そう。Nanteroは今年(2018年)の夏頃から、米国で開催された半導体技術に関するいくつかのイベントで、「主記憶のDRAMを置き換える」NRAM製品の開発構想を発表し始めた。 開発構想が描くNRAM製品の姿はかなり具体的だ。出発点(スタートダイ)となるのは、28nm世代の製造技術による記憶容量が4GbitのNRAMである。 読み出し性能と書き込み性能は、同じ記憶容量のDRAMと同様に高速であり、データの書き換え回数は10の15乗回(1,000兆回)とこれもDRAMと同等だとする。シリコンダイ面積は100平方mmで、仮に正方形だとすれば、10mm(1cm)角となる。 「28nm世代の製造技術による記憶容量が4GbitのNRAM」は、DRAMと類似のメモリセル構造を採用する。1個のトランジスタと1個の記憶素子(カーボンナノチューブ: CNT)で1個のメモリセルを構成する。 記憶素子は、電気抵抗値の違いでデータを記憶する、可変抵抗タイプである。いわゆる「1T1Rタイプ(Tはトランジスタ、Rは抵抗素子の略)」のメモリセルになる。

7nm世代の製造技術で64Gbitの大容量メモリを実現 この出発点(スタートダイ)から記憶容量を拡大する手法はいくつか存在する。 もっともオーソドックスな手法は、加工寸法の微細化である。製造技術の世代を寸法で半分の14nmに微細化すると、原理的には記憶密度が4倍になり、同じ100平方mmのシリコンダイに16Gbitのデータを記憶できるようになる。この記憶容量は、現在のDRAMシリコンダイの最大記憶容量と等しい。 加工寸法をさらに半分にした7nm世代の製造技術だと、同じ面積のシリコンダイで64Gbitと大きな記憶容量を、原理的には実現できる。7nm世代の製造技術は、ロジック半導体で量産中の最先端世代でもある。この技術をNRAMに適用すれば、原理的にはDRAMの4倍の記憶容量を達成できる。

3次元クロスポイント構造で記憶容量をさらに拡大 もう1つの手法は、メモリセルとセルアレイの構造を変更するものだ。トランジスタを省いて、記憶素子と2端子のセル選択素子(セレクタ)を2次元マトリクス状に配列したクロスポイント構造を採用する。 この構造だと、原理的には1T1Rセルに比べて記憶密度が1.5倍に向上する。そしてこのクロスポイント構造のメモリセルアレイ平面を積み重ねた、3次元クロスポイント(3Dクロスポイント)構造によって記憶容量を拡大する。 加工寸法の微細化と3次元クロスポイント構造を組み合わせると、記憶容量はさらに拡大する。例えば14nm技術と4層のクロスポイント構造を組み合わせると、記憶容量はスタートダイの16倍である64Gbitに増加する(注: この計算では、クロスポイント化による記憶容量の拡大は考慮していない)。 また14nm技術でクロスポイント構造の積層数を8層に増やすと、記憶容量はさらに2倍の128Gbitに増える。そして加工寸法を7nm世代に微細化して8層の3次元クロスポイント構造と組み合わせると、原理的にはシリコンダイ当たりで512Gbitの容量を実現できることになる。Nanteroは上記のような記憶容量拡大のロードマップを公表した。