総容量1Tバイト

東芝メモリは2017年7月11日、半導体チップの内部を垂直に貫通する電極を用いて複数の半導体チップを1つのパッケージ内で積層する技術「TSV（Through Silicon Via）」を採用した3ビット/セル（TLC：Triple Level Cell）の3次元（3D）NAND型フラッシュメモリ「BiCS FLASH」を試作したと発表した。

TSVは、複数のチップの内部を垂直に貫通する電極を用い、データ入出力の高速化と消費電力の低減を可能とする技術だ。2次元のNANDフラッシュへの適用実績は既にあり、東芝が2015年8月6日にTSVを採用した最大16段積層（256Gビット）のNAND型フラッシュメモリを発表している。

東芝メモリは今回、48層積層の3D NANDフラッシュにTSVを適用し、書き込みバンド幅と低消費電力性能を向上させるとともに、ワイヤボンディングを用いた製品に比べて電力効率を約2倍に高めた。また、512Gビットのチップを単一パッケージ内に16段積層し、総容量1Tバイトの大容量化を実現した。

BiCS FLASHはパッケージがNAND Dual x8 BGA-152で、インタフェース規格がToggle DDR。容量512Gバイト（8層）の製品と容量1Tバイト（16層）の製品があり、サイズは前者が14×18×1.35mm、後者が14×18×1.85mmだ。東芝メモリは2017年6月に、開発用としてBiCS FLASH試作品の提供を開始した。サンプル出荷は2017年中に開始する予定としている。