USB 3.2とはなにか？

Synopsysが公開したUSB 3.2のデモ環境

図1 Gen2の10Gbpsの転送は，SuperSpeedPlus USBと呼ばれている。USB 3.1 SpecificationのFigure 3-3より引用

USB 3.2 Gen 1x2 ：5Gbps×2レーン＝10Gbps

：5Gbps×2レーン＝10Gbps USB 3.2 Gen 2x1 ：10Gbps×1レーン＝10Gbps

：10Gbps×1レーン＝10Gbps USB 3.2 Gen 2x2：10Gbps×2レーン＝20Gbps

図2 USB 3.2では3種類の転送モードを導入した。5Gbps×2レーンという構成も仕様にはあるが，はたしてどの程度普及するのやら

D＋/D− ：USB 2.0までの信号伝送用。双方向伝送

：USB 2.0までの信号伝送用。双方向伝送 SSTX±，SSRX± ：USB 3.0，3.1の信号伝送用。片方向伝送なので，2対4本で1セット

：USB 3.0，3.1の信号伝送用。片方向伝送なので，2対4本で1セット VBUS ：5Vの電力供給用

：5Vの電力供給用 GND：5V電源用のGND

図3 USB 3.1における信号線の構成図。「USB 3.1 Legacy Cable and Connector Specification」より引用した図だが，USB 3.2のリリースにあわせて，Type-Cを除く従来型のケーブル仕様は同仕様書で扱うこととなった

図4 USB 3.1ケーブルの配線断面のイメージ図。USB 3.1の実装当初は，SSTX±とSSRX±を共通のシールドペアとする実装だけだったが，後に個別にシールドする実装が登場した。USB 3.1 Legacy Cable and Connector Specificationより引用

D＋/D− :USB 2.0までの信号伝送用。双方向伝送。一見2対に見えるが実際は1対

:USB 2.0までの信号伝送用。双方向伝送。一見2対に見えるが実際は1対 TX1±，TX2±，RX1±，RX2± ：USB 3.0，3.1用の信号伝送。片方向伝送なので，2対4本で1セット。つまりトータル2セット分を用意する

：USB 3.0，3.1用の信号伝送。片方向伝送なので，2対4本で1セット。つまりトータル2セット分を用意する VBUS ：5Vの電力供給用

：5Vの電力供給用 GND ：5V電源用のGND。片面あたり2本に増えており，1本で500mA，2本あるので片面あたり1Aまで流せる

：5V電源用のGND。片面あたり2本に増えており，1本で500mA，2本あるので片面あたり1Aまで流せる SBU1，SBU2 :Type-Cで追加された追加の信号線（Side Band Use）。通常は使われないが，Type-CのAlternate ModeやAudio Adapter Accessory Modeでの利用方法が規定されている

:Type-Cで追加された追加の信号線（Side Band Use）。通常は使われないが，Type-CのAlternate ModeやAudio Adapter Accessory Modeでの利用方法が規定されている CC1，CC2:Configuration Pins。これもType-Cで追加されたもので，とくにUSB PDを利用する際に電力の供給元，供給先，Dual-Role※の区別をする際に，このピン経由で通信を行う

※電力を受ける側にも送る側にもなれるデバイスのこと

図5 USB Type-Cコネクタの信号線配置を示した図。コネクタといっても，こちらはレセプタクル（メス側）で，USBケーブル側にはD＋/D−が一対しかない。Universal Serial Bus Type-C Cable and Connector Specification 1.3より引用

図6 2対4本の配線だけで構成した場合の模式図。実際のUSB Type-Cケーブルとは異なる仮想の例だ。なお，ケーブル内の配線は，本来ならノイズ対策のためにツイストペア線になっているが，図では簡略化している

図7 実際のType-Cにおける配線の模式図。配線は4対8本で，すべてのコネクタに配線がつながっている

図8 USB 3.2における配線の模式図

なぜUSB 3.2は普及が遅れているのか

USB Type-Cコネクタとケーブルの利用が大前提

Two-lane operationでは，USBのPHYが2倍必要

図9 USB 3.2では，PHY層の数が倍になる

※PHY Interface for the PCI Express architecture

図10 PIPE I/Fの仕様書にある，USBの転送モード（速度）と転送クロック，およびデータサイズの表。仕様書のタイトルは「PHY Inter face For the PCI Express， SATA， USB 3.1， Dis play Port. and Cover ged IO Archi tec ture Ver sion 5.2」となっているが，実際には2018年3月14日付のVersion 5.1でUSB 3.2に対応した

ホスト側のインタフェース性能も上げる必要がある

USB 3.2世代で変わるネーミングルール

表 USB-IFが定めたUSB 3.2の命名ルール 仕様書上の名称 過去の名称 マーケティング名 USB 3.2 Gen 1 USB 3.1 Gen 1

USB 3.0 SuperSpeed USB USB 3.2 Gen 2 ― SuperSpeed USB 10Gbps USB 3.2 Gen 1x2 ― ― USB 3.2 Gen 2x2 ― SuperSpeed USB 20Gbps

Thunderbolt 3を継承するUSB4

USB4は，Thunderbolt 3のプロトコルをベースとする

既存のUSB Type-Cケーブルを使うと，Two-lane operationで20Gbps，新たに制定する「40Gbps Certified Cable」を利用すると40Gbpsでの通信が可能

USB4は，USB 3.2とUSB 2.0，およびThunderbolt 3との後方互換性を有する

ここ最近，「」や「」など，USBの新しい規格についての話題がにぎやかだ。USB 3.2は，2017年に標準化が完了した新世代のUSB規格である。タイミング的には，2019年中に登場するプラットフォームが対応するのではという動きだったが，USB 3.2に関する新しい呼称案が，2019年2月に行われたモバイルネットワーク関連展示会「MWC19 Barcelona」で発表となり，それが既存のUSB規格にも波及する話だったので，ちょっとややこしくなりつつある。USB 3.2の呼称に関する発表が行われてまもなく，今度は次世代のUSB規格となる USB4が発表 されるといった具合で，USBをめぐる状況は，目まぐるしく変わっている。そこで本稿では，今後登場するUSB規格の特徴や名称で混乱しないように，現在の状況を整理してみたい。まずは，USB 3.2から簡単に説明していこう。USBの仕様策定と標準化，認証などを司る団体のUSB Implementers Forum（以下，USB-IF）は，2017年9月にUSB 3.2の標準化を完了した（ 関連リンク ，リンク先はPDFファイル）。ただ，意外なほど話題になっていないので，もしかすると本稿で初めてUSB 3.2の名を目にした人もいるかもしれない。ちょっとおさらいになるが，USB 3.1では，Gen 1（つまりUSB 3.0）となるデータ転送速度5Gbpsのモードに加えて，新たにGen 2となる10Gbpsの転送が導入された（）。USB 3.1 Gen 2には，「SuperSpeedPlus USB」というマーケティング名も付けられているのだが，あまり目にすることはないだろう。一方，USB 3.2の最大，というか唯一の特徴は，「Two-lane operation」である。具体的には，USB 3.1 Gen 2を拡張して，の3種類を加えた。転送速度そのものは，USB 3.1同様に5Gbpsと10Gbpsの2種類だが，データ転送を行うレーンを2本に増やすTwo-lane operationをつけ加えたわけだ（）。問題は，2レーン分の信号をどうやって1本のケーブルでつなぐかである。USB 3.2のTwo-lane operationは，USB Type-Cを前提とした規格だ。そもそもUSB 3.0やUSB 3.1の場合，USBケーブルはのように8本の信号線で構成される。これに対して，USB Type-Cコネクタは裏表がなく，逆に挿しても問題なく通信できるようにコネクタの両面に配線が用意されている（）。信号線の役割は以下のとおり。Type-Cで幸いだったのは，（D＋/D−を除く）ほとんどのコネクタについて，信号線をそのまま使っていることだ。単に「コネクタの裏表を逆に挿しても正しく通信できる」だけであれば，たとえば，のように，DFP（Downstream Facing Port，下り側，ホスト側）とUFP（Upstream Facing Port，上り側）のコネクタで表面と裏面の配線をつなげておけば，信号線は2対4本だけでも問題がない。しかし，実際の実装は異なっており，それを模式図で示したのがだ。配線そのものが4対8本あり，TX1±，RX1±とTX2±，RX2±のどちらで通信相手とつながっているかは，接続時にCC1またはCC2の電圧レベルを測定することで確認する。これを利用して，DFP側はTX1±とRX1±（青い配線），TX2±とRX2±（赤い配線）のうち，相手とつながっている配線を利用することで通信できる仕組みだ。Type-Cをもう一歩進めたのがUSB 3.2で，のように送受信を2対で行う仕組みを採用した。ケーブルを裏返して接続しても，TX1とRX2，TX2とRX1が通信を行うだけなので，プロトコルの上位層で吸収可能である。これにより，無理なく転送速度を倍にできるという理屈だ。そんなわけで，仕様こそ定まったUSB 3.2であるが，今ひとつどころか，まったく普及していない。その要因をいくつか挙げてみよう。最近ではUSB Type-C対応機器も普及してきたが，スマートフォンはともかく，PC用周辺機器は，従来のStandard，あるいはMicroタイプのUSBコネクタを使っているものが多い。そのため，StandardなUSBコネクタはPCから排除しにくく，周辺機器側の移行も遅れている。StandardやMicroタイプのUSBコネクタでは，原理的にTwo-lane operationができない。StandardやMicroのUSBコネクタでもUSB 3.2は動作するが，その場合，信号伝送には1レーン――つまりGen 1×1やGen 2×1――しか使えないので，USB 3.1と同じ速度しか出ないのだ。Standardコネクタを2つ使ったTwo-lane operationは原理的に不可能ではない気もするが，少なくとも仕様にはない。Two-lane operationでは，コントローラというか，USBのPHY層が倍必要になる。とはいえ，レーン数が倍になるのはPHY層だけであって，その上位に来るMAC層は1つで足りる。これは，PHY層とMAC層の接続方法を規定するPIPE※ I/Fに，USBの速度が5GT/s，または10GT/sしか規定されていないことからも明らかである（）。複数のEthernet Controllerを上位のドライバ層で束ねて，仮想的に1本のEthernetとして扱う「Trunking」のような使い方は，USBでは採用されなかったようだ。MAC層も数は1つでいいが，スループットが倍になるから，処理能力を倍にしないと追いつかない。こうした要素は，すべてコストを引き上げる方向に作用する。USB 3.2コントローラのコストは，USB 3.1の2倍で済めばいいのだが，当初はそれ以上に高くなるだろう。USB 3.2の最大データ転送速度が20Gbpsということは，ホスト側のインタフェースも強化する必要がある。現状，USB 3.1のコントローラはPCI Express（以下，PCIe） 3.0 x2をチップセットとの接続に用いるパターンが多いが，これをPCIe 3.0 x4にする必要が出てくるのだ。ところが，現実問題として，USBのためだけに4レーンは割けないという話もある。そうでなくても，今どきのPCではSSD用のM.2インタフェースや無線LANモジュールの接続，PCIe拡張スロットなどでPCIeのレーンが取り合いになっているのだから当然だろう。USB 3.2の接続に当たっては，「PCIe 4.0 x2のほうが現実的」という話も聞こえてくるのだが，そうなるとプラットフォーム側がPCIe 4.0に対応しないと，導入が始まらないことになる。以上のような課題を抱えているUSB 3.2ではあるが，それでは誰もやらないのか，というとそうでもない。たとえば台湾ASMedia Technology（以下，ASMedia）は，2018年6月に行われたCOMPUTEX TAIPEI 2018で，USB 3.2対応のコントローラ（MAC）とPHYチップのデモを行っている。ただ，コントローラとPHYが別々のチップというあたりで，単なる試作品でしかないのは明白であり，製品版の出荷は2019年に入ってからと言われていた。おそらくは，2019年5月末から始めるCOMPUTEX TAIPEI 2019で，ASMedia以外の数社からも，USB 3.2対応コントローラのサンプル展示が行われるのではないだろうか。続いては，USB 3.2世代におけるネーミングルールの変更について，簡単にまとめてみよう。2018年10月にUSB-IFは，「USB 3.2 SpecificationLanguageUsageGuidelinesfromUSB-IF」というドキュメントを発行して，USB 3.2の呼び方を定めた（ 関連リンク ，リンク先はPDFファイル）。ところが，これはほとんど知られていない。USB-IF側が，プレスリリースを発表しなかったことも，知られていない理由の1つであると思う。さすがにまずいと考えたのか，2019年2月のMWC19 Barcelonaで，USB-IFは報道関係者向け説明会を開催し，そこで改めてUSB 3.2におけるネーミングルールを説明した。具体的にはのようになる。USB 3.0やUSB 3.1 Gen 1は，今後，USB 3.2 Gen 1と呼ぶことになる。USB 3.1のネーミングルールで，USB 3.0をUSB 3.1 Gen 1に変更して，むしろ分かりにくくなってしまったことの反省を踏まえたと思われるが，これで分かりやすくなったのかというと微妙かもしれない。ここで面白いのは，USB 3.2 Gen 1x2，つまり5Gbps×2という構成にマーケティング名が付いておらずは「仕様上は存在するが，製品としてはほとんど流通しない」とUSB-IFが考えていることだろうか。2レーン対応のPHYをわざわざ作っておきながら，1レーンあたり5Gbps止まりというのは，コスト的に馬鹿馬鹿しい。それならば，10Gbps×1のほうがパッケージも小型化できるし，なにより現在すでに流通しているから低コストである。何かの理由でこうした製品が出てきたとしても，仕様上のUSB 3.2 Gen 1x2と表記すれば十分だ，という判断なのだろうと思われる。最後は，USB4の話題だ。2019年3月4日，Intelは，Thunderbolt 3プロトコルをUSB-IFに寄贈すると発表した（ 関連リンク ）。実のところ，「IntelがThunderboltをオープン化する」という話は，2015年のCOMPUTEX TAIPEI 2015でThunderbolt 3の お披露目 があった頃からあった。ただ当時は，「将来，寄贈する可能性はあるが，具体的なプランは決まっていない」という程度だった。そして2017年にIntelは，すべてのCPUにThunderboltを統合するとともに，Thunderboltのプロトコルを無償公開すると発表している（ 関連記事 ）。ただ，この時点では2018年に投入予定のCPUにThunderbolt 3を統合するという話だったが，10nmプロセスの遅れによって，先送りとなってしまっていた。2019年3月の発表は，おそらく2019年中に発表されるであろうIntelの新CPU――普通に考えれば「 Ice Lake 」であろう――に，Thunderbolt 3コントローラが統合されることを踏まえ，先んじてThunderbolt 3のプロトコルをUSB-IFに寄贈することで周辺機器のThunderbolt 3化を推進したいという意思の現れと思われる。さて，寄贈を受けてUSB-IFは，まず策定中だったUSB4の作業を中断すると発表したものの，そのリリースは取り下げられ，あらためて3月4日付でUSB4に関する リリースを発表した USB4のリリースにおける要点は，以下の3点だ。本稿執筆時点では，50以上の組織がUSB4におけるドラフトの最終レビューを行っており，2019年中旬には，仕様が公開される予定となっている。また，2019年後半に開催予定の開発者向けイベント「USB Developer Days 2019」では，USB4に関するトレーニングが行われる予定とのことだ。おさらいしておくと，Thunderbolt 3は，基本的にUSB Type-Cと同じコネクタを利用しており，USB 3.2のTwo-lane operationを先取りする形で実装していた。それにより通常で20Gbps，さらに追加のレーンあたり20Gbpsの計40Gbpsという動作モードを持つ規格である。Thunderbolt 3は，PCIeの信号もそのまま通せる「PCIe over Thunderbolt」に対応しており，ディジーチェーン接続が可能といった独自の特徴を持つ規格であるが，基本的にはUSB 3.1や3.2との親和性が高い。ディジーチェーンはUSBハブとUSBデバイスの組み合わせ次第で実現可能だし，PCIe over Thunderboltに相当する機能も，難度はそれほど高くないだろう。ちなみにThunderbolt 3では，銅線のパッシブケーブル（ただの配線）で40Gbpsの転送速度を出せるのは，50cmまでの範囲となっている。50cmを超える距離で40Gbps転送を実現するにはアクティブケーブル（コネクタの間にバッファチップを内蔵するケーブル）が必要だ。このあたりは，USB4でも同様になる可能性が高い。上でも少し触れたが，2019年に投入予定であるIntelの次世代CPUとなる開発コードネームIce Lakeは，Thunderbolt 3コントローラを内蔵する形で出荷されるという。内蔵するのがCPU側なのか，チップセット側なのかは不明だが，普通に考えればチップセット側になるだろう。ただ，本稿執筆時点では，Thunderbolt 3コントローラがUSB4として利用可能となるのか，そうではないのかは分からない。Thunderbolt 3がUSB-IFのものとなったことにより，Thunderbolt 3の採用に二の足を踏んでいたAMDや，ArmベースのSoC（System-on-a-Chip）ベンダーなども，USB4としてThunderbolt 3互換コントローラを今後の製品で採用する可能性は出てきたと言えよう。まずは，ASMediaやCypress Semiconductor，Renesas Electronicsといった単体のUSBコントローラチップをリリースしてきたベンダーが，USB4コントローラの開発をスタートし，最初はこれらがマザーボードに載る形で実装され，その後でチップセットやSoCに統合されていく，という方向性になりそうである。